首页 欧洲联赛正文

摘要

低功耗芯片规划是本世纪以来最重要的新式规划办法。能够说没有低功耗规划,就没有今日的智能手机,移动设备,物联网,及高功用核算等工业。本文从芯片功耗和电源噪声的剖析开端,介绍了低功耗规划的几种常用办法,并给出了低功耗规划的几种或许的开展方向。能够预见,作为一种最新的芯片规划办法,跟着芯片图形尺度越来越小,低功耗规划在现在及未来的芯片中会起到越来越重要的作用。——新帆人

回忆芯片规划的开展,咱们看到大致能够分为三个阶段:

1 为处理规划杂乱度的阶段:

80年代开发的逻辑归纳东西极大得前进了规划功率及规划。

2 为前进时钟频率的阶段:各国国旗,底细|清谷本钱 球顶尖芯片专家揭秘【低功耗芯片规划】,大国重器

90年代为了前进运算速度,时钟频率从几十MHz前进到几百MHz,乃至到达了GHz。(例如本世纪初Digital公司的Alpha芯片的时钟频率为1.4GHz)。芯片规划也是围绕着时钟频率与时序进行,例如像时序驱动的逻辑归纳及布穿越abo降服女领导局布线等。

3 为低功耗规划阶段:

咱们知道,CMOS电路(绝大多数集成电路芯片都选用CMOS电路)的动态功耗(也叫作业功耗)与时钟频率成正比,一起也与电源电压的平方成正比。这样一来,跟着时钟频率的添加,芯片的功耗也随之快速上升(例如Alpha芯片的功耗为125瓦)。

进入二十一世纪后,人们逐步认识到单纯靠添加时钟频率再也不能前进功用了。相反的,功耗的添加带来了一系列问题。例如芯片温度增高引起的散热及电路功用下降,电源及信号噪声办理(power integrity - PI, signal integrity - SI)等。本世纪初以来移动设备特别是手机的鼓起更是引发了低功耗芯片规划的浪潮。

英特尔曾在1999年给出了其处理器功率密度跟着时刻的改动(如图1所示)。能够看到,依照其时的开展趋势(摩尔定律),晶体管的尺度逐年缩小,芯片上的功率密度将很快到达乃至超越核反应堆乃至火箭喷口的功率密度 --- 这是一个不可控的情况。因而,其时的业界一致是35纳米便是工艺水平及其电路的极限了。

图1:英特尔处理器功率密度的开展趋势(1999的猜测数据)

但是事实上,现在的工艺水平现已到达了7纳米,并且还在持续往前开展。这里边低功耗规划功不可没。能够说没有低功耗规划,就没有纳米级的电路及芯片,更不用说咱们人人运用的智能手机了。

下面咱们简略介绍一下芯片上的电源网络以及低功耗规划常用的办法。

咱们知道,芯片功耗首要由三部分组成:动态功耗(也叫开关功耗),短路功耗,及静态功情迷阴阳界耗(也叫走漏功耗)。其间动态功耗是逻辑门在作业时给负载电容充放电引起的,短路功耗是逻辑电路翻转进程中构成瞬态短路引起的,而静态功耗是因为逻辑电路中的走漏电流引起的。因而,低功耗规划首要是围绕着怎么削减这三部分功耗来进行的。

平常咱们看到的电路图里边的电源线(及地线)都是一根细细的导线。实际上,芯片里边的电源网络非常杂乱。图2给出了一个典型的芯片电源网络。能够看到,从最上面的封装接触点(C4)到最下面的晶体管电路(Logic),导线多达十几到几十层。每两层导线中心有通孔(Via)衔接。从上至下,导线由宽到窄,由厚到薄。这些导线构成一个巨大的由寄生电阻电容组成的网络(假如作业频率很高,还要加上寄生电感)。现在的一个体系集成(SoC)芯片里,电源网络里的节点数以及寄生器材可达数十亿之多。

图2:芯片中的电源网络

咱们能够把芯片上的电源网络比方成一个巨大的输水灌溉体系:电源便是水库,电源导线便是水圣尊修行录渠,而晶体管则是地里的庄稼。水渠起到的作用便是把水从水库输送到田里的庄稼。引水的水渠也是由宽到窄,由深到浅,最终将水引导并浇灌到每一颗庄稼上。

电源噪声及其影响

开始人们在规划电路时,总是假定电源电压是个安稳值。实际上,电源网络上的电压并不是安稳的规划值,而是跟着电路的作业上下崎岖。这是因为电源网络上有许多的寄生电阻和电容(假如作业频率足够高的话还要考虑寄生电感)。假如电源网络规划得欠好,就会构成电压崎岖过大,然后导致电路功用下降,乃至不作业。图3给出了芯片电源上的电源电压及电流。能够看到,在短短的几纳秒内,电源电压的改动就到达50毫伏。

图3:芯片电源上的电源电压(赤色曲线)及电流(黑色曲线)

一种有用削减电源电压噪声的办法是在电源网络上加去耦合电容(decoupling capacitor)。去耦合电容就像安放在水渠旁防旱涝的蓄水池:当水位过高时,能够往蓄水池里放水以防止水位高过河槽。当水位过低时,能够把蓄水池里的水放到水渠里,以确保水渠里的水位安稳。相同的,去耦合电容也起到安稳电源电压的作用。去耦合电容能够分红几类:芯片级,它们的电容值最小,在fF(1E-15F)规模;封装级,它们的电容值居中,在pF规模(1E-12F);以及电路板级,它们的电容值最大,在nF-uF规模(1E-9F到1E-6F)。能够看到,它们的电容量稀有量级的不同,别离用来过滤不同频段的噪声(100MHz-1GHz, 10MHz-100MHz, 100KHz-10MHz)。值得留意的是芯片上的元器材也会对去耦合电容有所奉献(例如晶体管上的寄生电容,以及导线之间的耦合电容)。怎么摆放去耦合电容是个非常复各国国旗,底细|清谷本钱 球顶尖芯片专家揭秘【低功耗芯片规划】,大国重器杂的问题。假如去耦合电容离作业单元摆得过远,则起不到削减电压噪声的作用。就像蓄水池假如离水渠过远,就无法及时调理水位。图4给出了电路板上的两个去耦合电容的比方。能够看到,因为上面的去耦合电容离芯片近,其所起的作用就远远好过下面的去耦合电容。

图4:电路板(PCB)上的去耦合电容

为余涵弥各国国旗,底细|清谷本钱 球顶尖芯片专家揭秘【低功耗芯片规划】,大国重器了确保电源电压噪声不影响电路的正常作业,就需求对整个芯片进行电压噪声剖析。电压噪声剖析能够协助规划者发现电源网络中的薄弱环节,以及芯片上的“热门”(hot-spot),即芯片上功耗和电源噪声最大的当地,以便加以改进妃深。电压噪声剖析的办法分为静态和动态两种。静态办法是在上个世纪90年代后期开发的。它的基本思想很简略,便是把电源网络当作一个巨大的电阻网络,把电路里的每个逻辑门当作一个直流电流源,然后来解欧姆定律:(1/R)V=I。留意这是在求解全芯片的欧姆定律,网络里包括从数百万到数十亿个电阻,以及数百万到数亿个电流源,非常具有挑战性。但是把芯片作业情况当成直流的欧姆定律来解也有许多约束。最显着的便是CMOS是动态作业的电路,把一个实在的瞬态电流及电压波形用一个固定的直流值来替代,会丢失许多精度。

到了本世纪初,人们意识到以上静态剖析办法的约束,因而开发了用实在的瞬态电流波形来做动态模型与剖析。这个难度比静态剖析还要大一个数量级。首要电源网络上除了寄生电阻之外,还要考虑寄生电容以及去耦合电容。假如作业频率很高,或各国国旗,底细|清谷本钱 球顶尖芯片专家揭秘【低功耗芯片规划】,大国重器者剖析中包括芯成人女子片封装的话,还要考虑寄生电感效应。其非必须进行时域的瞬态剖析。因而在高功用的服务器上跑一个瞬态剖析下来要用2-3天的时刻。动态剖析的长处是它的高卡布西游水帘洞石碑答案精确度,它的成果更挨近实在物理情况(例如能够看到去耦合电容效应),是芯片规划里不可或缺的剖析东西(sign-off analysis tool)。图5给出了一个全芯片的动态压降散布图。

图5:全芯片的动态压降图

在以往的规划进程中,芯片,封装,和体系都是分隔进行的。自从有了以上的功耗剖析东西后,规划者就能够进行全体的剖析及优化。例如,曾经封装的规划者没有芯片精确的功耗模型,只好要么用大略的预算,要么留出过多的余量。而现在有了芯片功耗剖析东西之后,就能够发作精确的芯片功耗模型(Chip Power Model – CPM),使得芯片-封装-体系的全体优化成为或许。图6给出了芯片-封装-体系的全体优化的示意图。

图6:芯片-封装-体系的电源噪声一体化剖析

低功耗电路规划办法

上面讲到了功耗以及它带来的电源噪声。为了削减功耗及其影响,曩昔十多年来开展了许多低功耗规划办法。例如,已然动态功耗与电压的平方成正比,咱们能够对芯片内部的电路运用低电压(比方1.0V),而芯片上对外接口的驱动电路运用高电压(比方3.3V),这便是所谓的多域电源规划 (Multi-power domain)。对芯片内部的电路还能够再细分,比方对需求高速运算的电路(像时钟驱动电路)选用低阈值的逻辑单元,尽管它的走漏电流要大一些,但能够满吮乳足短推迟的要求。对一般的逻辑电路能够选用高阈值的逻辑单元以削减走漏电流。这便是所谓的多阈值逻辑单元规划 (Multi-Vt CMOS)。时钟电路的动态功耗一般要占到芯片整体动态功耗的30-40%乃至更多,因而芯片规划者们也把时钟分红了许多域(Multi-clock domain),有的芯片上时钟域乃至到达了数百个之多。

下面咱们就来介绍几个典型的低功耗规划与办理办法。

低压降稳压器(Low Drop-Out regulator - LDO)

低压降稳压器是一种直流线性稳压器,其电路由PMOS传输门,高增益差错放大器,及分压电阻组成(有时也带有去耦合电容)。它能够供给大规模的电源电压输出,具有噪声小,低成本,集成度高的长处,因而在低功耗规划中广泛运用。

图7:低压降线性稳压器

低压降稳压器的作业原理是运用反应来进行稳压的。从图7能够看到,PMOS传输门的输出端(漏极),亦即LDO的输出端通过火压电阻接到了增益放大器的输入端,而增益放大器的输出端又接到了PMOS传输门的输入端(栅极)。因而,LDO输出的电流和电压将会遭到传输门的操控。其反应作业原理如下:Iload 增大,Vout 下降,导致Vf 下降,Vin=Vf – Vref 下降,PMOS的栅压Vgate 下降,访组词Vgs = Vin – Vgate增大,Ipmos( Iload )增大,Vout下降减小,因而到达稳压的意图。

当然,实在芯片上的LDO电路会比上面的原理图杂乱许多。例如选用多级的差错放大器,PMOS传输门阵列等等。但基本原理是相同的。

动态压频调理(Dynami宠物小精灵之片翼来临c Voltage Frequency Scaling - DVFS)

动态压频调理首要针对的是削减动态功耗。咱们知道,动态各国国旗,底细|清谷本钱 球顶尖芯片专家揭秘【低功耗芯片规划】,大国重器功耗和电路作业频率成正比,也和电源电压的平方成正比。因而,假如能随时判别出电路的作业情况,并随之调整作业频率及电源,就能够到达削减功耗的意图。

图8:具有两个电压值(VddHigh, VDDLow)的动态压频调理原理图

图8给出了一种动态压频调理的完结原理图。首要,供给了两个电源电压VDDHigh和VDDLow,电压操控的震动器(VCO),以及动态压频调理操控器(DVFS Controller)。

动态压频调理操控器会依据电路的作业情况来决议电源电压和作业频率。例如,当履行一个拜访存储器的指令时,需求好几个时钟周期,这时就能够下降运算逻辑电路的电源电压及作业频率,等下一组数据传回来后,再把运算逻辑电路的电源电压及作业频率康复回来,以便满意功用的要求。图9给出了处理器内核的电源电压(VddCore)跟着作业情况在两个电源电压(VddHigh=1.3V, VddLow=0.9V)之间改动的波形。一起还给出了时钟改动的波形。能够看到,当电源电压为VddLow时,时钟频率也随之下降了。

图9:具有两个电压值(VddHigh, VDDLow)的动态压频调理波形图

动态压频调理是为了削减芯片作业时的功耗,因而规划者需求非常了解芯片上各个模块的作业情况,才干规划出好的动态压频调理操控器,一起在时序优化上也要考虑到电压的改动。一个好的动态压频调理可王若林以做到节约20%的动态功耗。

电源阀门(Power Gating)

电源阀门首要针对的是静态功耗(走漏电流引起的功耗)。其基本思想便是在某些功用模块不作业时,把它的电源断开。这是因为在晶体管的亚阈值规模内,走漏电流与电压是呈指数的联系,因而这种办法对减小静态功耗作用非常显着。图10给出了电源阀门的示意图。其间的开关是用MOSFET晶体管做的。这个开关把电源分红了两个区域:衔接电源的一边叫实在电源域(VDD domain),衔接电路的一边叫虚拟电源域(Virtual VDD domain)。实在电源域的电压值是不变的,而虚拟电源域的电压值是依据电源阀门的情况改动的。当电源阀门闭合时(ON),虚拟电源域的电压值非常挨近VDD(VDD减去电源阀门上的压降);而当电源阀门断开时 (韩庚姚星彤晒结婚证OFF),虚拟电源域的电压值非常挨近0(电源阀门的漏电流与电路静态电阻的乘积)。

除了把电源阀门放在VDD上,也能够把电源阀门放在VSS上。其相对应的叫虚拟VSS域(Virtual VSS domain)。VDD上的电源阀门叫头开关(header switch),而VSS上的电源阀别拿班花不妥干部分叫脚开关(footer switch)。

图10:电源阀门示意图

从上面咱们能够看到,要完结一个抱负的电源阀门,会对这个小小的开关有许多要求:导通时的电阻值要小;断开时电阻值要很大(以减小其漏电流);敞开和断开的呼应要快。实际上,芯片里的电源阀门不只是独自一个晶体管开关,而是由成百上千个晶体管开关组成的。怎么摆放这成百上千个电源阀门,需求进行精确的核算和剖析。图11给出了一个电源阀门在芯片上的布局。每一个红点代表一个电源阀门开关。能够看到,许多电源阀门散布在各个功用模块的电路周围,在静态存储器周围也布有电源阀门。

图11:电源阀门在芯片上的布局

在规划电源阀门时,一个很重要的进程便是剖析其敞开进程。电源阀门的敞开进程就像水库开闸放水相同。一方面期望尽量在短时刻内完结,但另一方面又要可控,使得涌流不能太大(in rush current)。假如涌流太大,就会影响到周围的电路模块的电压安稳,也会发作电源线/地线上的噪声。长时刻屡次的大涌流会构成电子飘移 (EM – Electron M腹黑邪神狂傲妻igration),使得导线断开或短路,就像水库开闸放水,假如水流过大,就有或许冲开河堤相同。因而,这些电源阀门并不是一起敞开的,而是依照必定的次序和时刻顺次翻开的。这样就能够有用地操控涌流。

图12给出了一个运用脚开关的敞开剖析成果。能够看到,在100ns期间,VSS(粉色曲线)从3V降到0V,而电流(蓝色曲线)在10ns时到达了近水卜3A的峰值。

图12:电源阀门(脚开关)敞开时的电压VSS与电流I(VSS)随时刻的改动

结语

如咱们之前所说,功耗现已成为现在芯片规划中最重要的要素。

  1. 功耗会影响电路功用,芯片散热,以及芯片可靠性等一系列问题;
  2. 芯片的功用及时序规划与优化已相对老练,但功耗上的优化还有许多文章可做;
  3. 电源电池容量的添加各国国旗,底细|清谷本钱 球顶尖芯片专家揭秘【低功耗芯片规划】,大国重器相对有限,并且遭到安全要素的约束(例如前些时候发作的三星手机电池爆破)。

以上咱们介绍了在电路级上进行低功耗规划及优化。实际上,人们也在探究在其它规划层次上的低功耗规划及优化。例如,现在现已开发出了寄存器传输级(RTL)上的功耗预算及优化。架构级(architecture)上的功耗预算及优化也在研制中。这是因为越早在规划周期中及越高层次的规划中考虑功耗,就会得到越大的报答。除了在硬件上进行功耗优化,人们也在从软件视点来进行下降功耗的尽力。最显着的比方便是操作体系级里的电源办理,把不在运转的程序和App放置在休眠情况(sleep mode)。除此女裸之外,人们也在探究在编译器里参加功耗优化的功用,使得程序各国国旗,底细|清谷本钱 球顶尖芯片专家揭秘【低功耗芯片规划】,大国重器和App在运转中也能够到达功耗最低。能够预见,跟着器材工艺,电路规划,体系集汉龙集团刘汉的女儿成,和软件开发的不断完善,低功耗规划也会在以上的各个方面不断开展前进机巴。

原创文章,作者:新帆人。

转载或内容协作请留言,违规转载法令必究。

版权声明

本文仅代表作者观点,不代表本站立场。
本文系作者授权发表,未经许可,不得转载。